マスタースレーブ型フリップフロップ回路

2022.09.22 By 東京都立大学

電気・電子工学

技術概要

小型で性能の低下が少なく、ノイズに耐性のあるマスタースレーブ型のフリップフロップ装置を提供する

用途・応用

電子回路

背景

 トランジスタ等の半導体素子を使用した電気回路において、微細化されたLSI回路(Large Scale Integrated circuit: 大 規 模 集 積 回 路 ) や 高 信 頼 性 シ ス テ ム で は 、 信 号 ノ イズやシグナルインテグリティ(信号波形の歪み等の信号の品質)の影響が非常に問題になってきている。信号ノイズは、回路やシステムの任意の場所に任意の時刻に発生し、データ線にグリッジ(パルス信号)を発生させる。発生した不正なパルス(ノイズ)は、電子・電気回路や集積回路において誤動作を引き起こす問題がある。
 特に、マスターラッチとスレーブラッチとが接続されたマスタースレーブフリップフロップにおいて、データを取り込むタイミング(マスターラッチ動作からスレーブラッチ動作に切り替わるタイミングのクロックエッジ)の近傍において、データ信号にノイズ等の電圧パルスが発生すると、フリップフロップは、このノイズを取り込み、誤った値を保持・出力する。すなわち、誤動作する。

 信号ノイズ発生の原因は、回路やシステムの内外に広く存在するため、一般的には回路やシステム内でのノイズ発生を正確に予測する手段がない。ノイズの発生を低減・防止するためのLSIのレイアウト手法の研究は存在するが、発生原因が多岐にわたるため、完全な排除は困難である。よって、信号ノイズの発生の予測や防止は事実上不可能である。したがって、ノイズの発生自体を防止するよりは、ノイズによって生じた影響(パルス信号)を防止する方が、信号ノイズの悪影響を合理的に解決できるものと考えられる。
 フリップフロップ装置において、ノイズの発生を判定、判断する技術として、以下の特許文献1~4や非特許文献1~4に記載の技術が知られている。

 特許文献1(特開2012-165209号公報)には、エッジトリガフリップフロップにおいて、パルス状のクロック信号(C)の立ち上がりにおけるデータ(D1)と立ち下がりにおけるデータ(D2)とを比較して、各データ(D1,D2)が一致する場合に真正なデータと判断し、不一致の場合にノイズと判断する技術が記載されている。

 特許文献2(特開2007-266820号公報)や特許文献3(特開2007-235680号公報)には、複数のフリップフロップ装置を並列に接続して多重化(二重化や三重化)し、各フリッププロップ装置の出力を比較し、いわば多数決をとることで、ノイズによるフリップフロップの誤動作を低減している。
 なお、フリップフロップを多重化することで、誤動作を防止する技術として、特許文献4(米国特許第6326809号公報)や、非特許文献1~4も知られている。なお、特許文献4や非特許文献1~3では、データ信号のタイミングのエラーを検出する技術であるが、原理的には、ノイズの検知も可能である。

【先行技術文献】
【特許文献】
【特許文献1】特開2012-165209号公報(「0025」~「0028」、図1)
【特許文献2】特開2007-266820号公報
【特許文献3】特開2007-235680号公報
【特許文献4】米国特許第6326809号公報
【非特許文献】
【 非 特 許 文 献 1 】 M . Nicolaidis, " Time Redundancy Based Soft‑Error Tolerance to Rescue Nanometer Technologies" , Proc. 17th IEEE VLSI symposium, pp.89‑94, 1999
【 非 特 許 文 献 2 】 D. Ernst,他 1 0 名 , " Razor: a low‑power pipeline based on circuit‑level timing speculation" , Proceedings of 36th Annual IEEE/ACM InternationalSymposium on M icroarchitecture 2003 (M ICRO‑36), pp.7‑18, 2003
【 非 特 許 文 献 3 】 T. Sato,他 1 名 , " A Simple Flip‑Flop Circuit for Typical‑Case Designs for DFM" , Proceedings of the 8th International Symposium on Quality Electronic Design (ISQED' 07), pp.539‑544, 2007
【 非 特 許 文 献 4 】 Y. Zhao, 他 2 名 , " Double Sampling Data Checking Technique: An Online Testing Solution for M ultisource Noise‑Induced Errors on On‑Chip Interconnects and Buses" , IEEE Trans, VLSI Systems, vol.12, no.5, pp.746‑755, June 2004.

課題

 特許文献1に記載の構成では、クロックの立ち上がりと立ち下がりとの間での比較であるため、検知可能なノイズの幅がクロックの立ち上がりと立ち下がりの幅によって制約されるとともに、真正なデータ信号もクロックの幅に制約される問題がある。また、クロックの立ち下がりを待たないと比較ができないため、処理が遅れる(性能(動作速度)が低下する)問題もある。
 特許文献2~3、非特許文献1~4に記載の技術では、フリップフロップの多重化を行っているため、全体の回路規模が大きくなる問題がある。

 本発明は、小型で性能の低下が少なく、ノイズに耐性のあるマスタースレーブ型のフリップフロップ装置を提供することを技術的課題とする。

手段

 前記技術的課題を解決するために、請求項1に記載の発明のマスタースレーブ型のフリップフロップ装置は、データが入力されるマスター入力部と、前記マスター入力部に接続されたマスターゲートであって、予め設定された間隔をあけて周期的に値が反転する第1のクロック信号に応じてオン状態とオフ状態とを切り替える前記マスターゲートと、前記マスターゲートに直列に接続され、前記マスターゲートがオン状態の場合に、前記マスター入力部から入力されたデータを取り込むと共に、前記マスターゲートがオフ状態の場合に、オン状態からオフ状態になった際のデータを保持するマスター保持部と、前記マスター保持部に接続されてデータを出力するマスター出力部と、を有するマスターラッチと、データが入力されるスレーブ入力部と、前記スレーブ入力部に接続されたスレーブゲートであって、前記クロック信号に応じて前記マスターゲートとはオン状態とオフ状態が反転した状態で切り替える前記スレーブゲートと、前記スレーブゲートに直列に接続され、前記スレーブゲートがオン状態の場合に、前記スレーブ入力部から入力されたデータを取り込むと共に、前記スレーブゲートがオフ状態の場合に、オン状態からオフ状態になった際のデータを保持するスレーブ保持部と、前記スレーブ保持部に接続されてデータを出力するスレーブ出力部と、を有するスレーブラッチと、前記マスター出力部からデータが入力され、且つ、前記スレーブ入力部にデータを出力可能に接続された比較部であって、前記第1のクロック信号に対してオン状態とオフ状態とが切り替わる時期が異なる第2のクロック信号を生成する第2クロック生成部と、前記第2のクロック信号の状態が切り替わる時期における前記マスター入力部に入力されるデータの値と、前記第1のクロック信号の状態が切り替わる時期における前記マスター出力部から出力されるデータの値と、が一致する場合に、前記スレーブ入力部に前記マスター出力部から出力されたデータを出力すると共に、一致しない場合に、前記マスター出力部から出力されたデータを前記スレーブ入力部に対して出力しない一致判定部と、を有する前記比較部と、を備えたことを特徴とする。

 前記技術的課題を解決するために、請求項2に記載の発明のマスタースレーブ型のフリップフロップ装置は、データが入力される第1のマスター入力部と、前記第1のマスター入力部に接続された第1のマスターゲートであって、予め設定された間隔をあけて周期的に値が反転する第1のクロック信号に応じてオン状態とオフ状態とを切り替える前記第1のマスターゲートと、前記第1のマスターゲートに直列に接続され、前記第1のマスターゲートがオン状態の場合に、前記第1のマスター入力部から入力されたデータを取り込むと共に、前記第1のマスターゲートがオフ状態の場合に、オン状態からオフ状態になった際のデータを保持する第1のマスター保持部と、前記第1のマスター保持部に接続されてデータを出力する第1のマスター出力部と、を有する第1のマスターラッチと、前記第1のマスター入力部と共通のデータが入力される第2のマスター入力部と、前記第2のマスター入力部に接続された第2のマスターゲートであって、前記第1のクロック信号に対してオン状態とオフ状態とが切り替わる時期が異なる第2のクロック信号に応じてオン状態とオフ状態とを切り替える前記第2のマスターゲートと、前記第2のマスターゲートに直列に接続され、前記第2のマスターゲートがオン状態の場合に、前記第2のマスター入力部から入力されたデータを取り込むと共に、前記第2のマスターゲートがオフ状態の場合に、オン状態からオフ状態になった際のデータを保持する第2のマスター保持部と、前記第2のマスター保持部に接続されてデータを出力する第2のマスター出力部と、を有する第2のマスターラッチと、データが入力されるスレーブ入力部と、前記スレーブ入力部に接続されたスレーブゲートであって、前記クロック信号に応じて前記マスターゲートとはオン状態とオフ状態が反転した状態で切り替える前記スレーブゲートと、前記スレーブゲートに直列に接続され、前記スレーブゲートがオン状態の場合に、前記スレーブ入力部から入力されたデータり込むと共に、前記スレーブゲートがオフ状態の場合に、オン状態からオフ状態になった際のデータを保持するスレーブ保持部と、前記スレーブ保持部に接続されてデータを出力するスレーブ出力部と、を有するスレーブラッチと、前記第1のマスター出力部および前記第2のマスター出力部からデータが入力され、且つ、前記スレーブ入力部にデータを出力可能に接続された比較部であって、前記第1のクロック信号の状態が切り替わる時期における前記第1のマスター出力部から出力されるデータの値と、前記第2のクロック信号の状態が切り替わる時期における前記第2のマスター出力部から出力されるデータの値と、が一致する場合に、前記スレーブ入力部に前記各マスターラッチの少なくとも一方から出力されたデータを出力すると共に、一致しない場合に、前記各マスター出力部から出力されたデータを前記スレーブ入力部に対して出力しない前記比較部 で あ っ て 、 前 記 第 1 の マ ス タ ー 出 力 部 に 接 続 さ れ 、 前 記 第 2 の ク ロ ッ ク 信号 に 応 じ て 切 り 替 わ る 第 3 の ゲ ー ト と 、 前 記 第 1 の マ ス タ ー 出 力 部 か ら の デ ー タ と 前 記 第2 の マ ス タ ー 出 力 部 か ら の デ ー タ と が 一 致 す る か 否 か を 比 較 す る 比 較 器 と 、 前 記 第 3 の ゲー ト か ら の デ ー タ と 、 前 記 ス レ ー ブ 出 力 部 か ら 出 力 さ れ る デ ー タ と 、 が 入 力 さ れ 、 且 つ 、前 記 比 較 器 か ら 比 較 結 果 の 信 号 が 入 力 さ れ 、 前 記 比 較 結 果 が 一 致 の 場 合 に は 、 前 記 第 3 のゲ ー ト か ら の デ ー タ を 前 記 ス レ ー ブ 入 力 部 に 出 力 す る と 共 に 、 前 記 比 較 結 果 が 不 一 致 の 場合 に は 、 前 記 ス レ ー ブ 出 力 部 か ら の デ ー タ を 前 記 ス レ ー ブ 入 力 部 に 出 力 す る マ ル チ プ レ クサ と 、 を 有 す る 前 記 比 較 部 と 、を備えたことを特徴とする。 

効果

 請求項1,2に記載の発明によれば、本発明の構成を有しない場合に比べて、小型で性能の低下を少なくすることができ、ノイズに耐性のあるマスタースレーブ型のフリップフロップ装置を提供することができる。
 ま た 、 請 求 項 2 に記載の発明によれば、比較器とマルチプレクサとを使用してデータの値が一致しているか否かを判定でき、ノイズの判定ができる。

問い合わせ・詳細資料閲覧

特許情報詳細や資料のダウンロード等については無料会員登録後に閲覧していただけます。

本研究に関するご質問や、話を聞いてみたいなどご興味をお持ちになりましたら、是非お気軽に以下のフォームにお問い合わせください。

特許情報

特許6342168

JPB 006342168-000000